Dansk - English
Kort version - Fuld version
VHDLE (Forår 2006) |
|||
| Kursuskode : | EVHDLE-U01 | ||
| ECTS Point : | 7,5 | Status : | Tilvalg for den valgte retning |
| Placering : | 5-7 semester | Timer pr. uge : | 4 |
| Længde : | 1 semester | Undervisningssprog : | Dansk |
| Hovedindhold : | VHDL sprogets opbygning: - leksikalitet og syntaks. - design units, kontrolstrukturer, data objekter og instruktioner - subprogrammer Model beskrivelse: - domæne modeller behavior og structural. - abstraktions niveauer algoritme og data transfer. Simulering - brug af testbench - selvverificerende testkode Optimering -det udførte design skal optimeres mht. til hastighed (MIPS). Kurset er opbygget omkring et projekt bestående af design, simulering og implementering af simpel 8 bit CPU. Kurset er baseret på designværktøjet WebPack 6.3 og simulatoren modelSim XE II/Starter 5.fc |
||
| Undervisningsform : | Lærerstyret gennemgang af pensum samt opgaver og en gennemgående kursusopgave. | ||
| Krævede forudsætninger : | Dokumenteret viden svarende til DIG1A og DIG2A. | ||
| Ansvarlig underviser : | Ole Christensen
, oc@ihk.dk |
||