Dansk - English
Kort version - Fuld version
Digital Elektronik 3 (Efterår 2004) |
|||
| Kursuskode : | EDEL3-U01 | ||
| ECTS Point : | 5 | Status : | Obligatorisk |
| Revideret : | 26/01 2004 | Oprettet : | 11/06 2001 |
| Placering : | 3. semester | Timer pr. uge : | 4 |
| Længde : | 1 semester | Undervisningssprog : | Dansk og engelsk |
| Målsætning : | Målsætningen med kurset er at sætte den studerende i stand til -at anvende en struktureret design metode, -at konfigurere komponenter af typen FPGA, -at anvende softwarebaseret udviklingsværktøj til konfiguration af FPGA komponenter, -at teste designs ved hjælp af funktions- og timingsimulering, | ||
| Hovedindhold : | Kurset vil omfatte følgende emner: FPGA arkitektur. Kombinatoriske og sekventielle netværk beskrevet i VHDL og realiseret i FPGA. Simulering af FPGA-designs ved hjælp af Test Bench. | ||
| Undervisningsform : | Undervisningen er en vekselvirkning mellem løsning af opgaver og teori gennemgang. Undervisningen er bygget op over et antal opgaver og kursusopgaver, der udføres i grupper. | ||
| Krævede forudsætninger : | Dokumenteret viden svarende til DEL2 | ||
| Anbefalede forudsætninger : | - | ||
| Relationer : | - | ||
| Prøveform : | Mundtlig evaluering på grundlag af kursusopgaver | ||
| Censur : | Intern | ||
| Bedømmelse : | 13-skala | ||
| Bemærkninger : | Indstilling til eksamen forudsætter, at de enkelte kursusarbejder er rettidigt afleveret og godkendt. Gruppen indkaldes samlet til eksaminationen. Hvis kurset ikke bestås, gives en individuel vejledning til den studerende med henblik på at forbedre den studerendes mulighed for at bestå kurset ved næste eksamen. XILINXs Foundation ISE eller WebPack anvendes som udviklingsværktøj. Som simuleringsværktøj anvendes Menthor Graphics ModelSim. | ||
| Undervisningsmateriale : | Mark Zwolinski: Digital System Design with VHDL | ||
| Ansvarlig underviser : | Ole Schultz
, osch@dtu.dk |
||